ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN – ĐIỆN TỬ
BỘ MÔN ĐIỆN TỬ
----------o0o----------

BÁO CÁO
THỰC TẬP NGOÀI TRƯỜNG

Tên đề tài thực hiện: Thiết kế bộ cân bằng tuyến tính (CTLE)

GVHD: Ths Phan Võ Kim Anh
SVTH: Hà Lê Ngọc Hưng
MSSV: 2211358

TP. HỒ CHÍ MINH, THÁNG 8 NĂM 2025

LỜI CẢM ƠN

Trong khoảng thời gian thực hiện thực tập ngoài trường, em đã nhận được nhiều sự giúp đỡ, đóng góp ý kiến và sự dẫn dắt chỉ bảo nhiệt tình của thầy cô, gia đình và bạn bè.

Em xin gửi lời cảm ơn chân thành đến giáo viên hướng dẫn – Thạc sĩ Phan Võ Kim Anh, giảng viên Bộ môn Kỹ thuật điện – điện tử Trường Đại học Quốc gia Đại học Bách Khoa TPHCM, người đã tận tình hướng dẫn, chỉ bảo em trong suốt quá trình thực hiện đề tài thực tập ngoài trường

Với điều kiện về thời gian cũng như lượng kiến thức về đề tài rất rộng mà kinh nghiệm còn hạn chế của em, đề tài này không thể tránh được những thiếu sót. Em rất mong nhận được sự chỉ bảo, đóng góp ý kiến của cô để em có điều kiện bổ sung, nâng cao kỹ năng, phục vụ tốt hơn cho các đề tài sau này.

Em xin trân thành cảm ơn cô

Tp. Hồ Chí Minh, ngày 12 tháng 8 năm 2025

Sinh viên

MỤC LỤC

I. Giới thiệu tổng quan 1

1.1. Công nghệ Serializer / Deserializer (serdes hoặc SerDes) 1

1.2. Các khối mạch bằng tín hiệu chính trong hệ thống SERDES 3

1.2.1. Bộ cân bằng tín hiệu phát (FIR TX equalization) 4

1.2.2. Phản hồi quyết định DFE RX (Decision Feedback Equalization) 5

1.3. Bộ cân bằng tuyến tính (Continuous – Time Linear Equalization) 6

1.3.1. Cơ sở lý thuyết 6

1.3.2. Các loại mạch CTLE 9

II. Nhiệm vụ đề tài 11

2.1. Phân tích thiết kế 12

2.1.1. Thiết kế kênh truyền với độ suy hao mong muốn 12

2.1.2. Thực hiện phân tích và thiết kế CTLE 14

2.1.3. Tính toán các giá trị CS, RS, gm, RD 15

2.1.4. Hiện thực mạch CTLE 15

III. Thực hiện mô phỏng và kết quả đạt được 17

3.1. Mô phỏng DC 17

3.2. Mô phỏng AC 18

3.3. Đáp ứng của mạch CTLE khi có kênh truyền 21

3.4. Phân tích transient 21

IV. Tổng kết 24

V. Hướng phát triển đề tài 24

VI. TÀI LIỆU THAM KHẢO 26

MỤC LỤC HÌNH ẢNH

Hình 1. Mô hình SERDES I/O tốc độ cao cơ bản 1
Hình 2. Các tiêu chuẩn truyền dữ liệu tốc độ cao 2
Hình 3. Kiến trúc I/O tốc độ cao điển hình, Nguồn: Siemens 3
Hình 4. Sơ đồ tổng quát của một hệ thống SERDES 3
Hình 5. Với (màu xanh)/Không có (màu đỏ) Bộ cân bằng FFE (a) Mẫu dữ liệu TX (b) Mẫu dữ liệu đã truyền ở phía RX 4
Hình 6. TX Điều chỉnh với bộ lọc FIR (a) Bộ điều chỉnh FFE (b) Phản hồi kênh 5
Hình 7. Bộ cân bằng DFE của bộ thu 6
Hình 8. Đáp ứng của kênh truyền không có CTLE, CTLE và CTLE + Channel 8
Hình 9. Mạch CTLE thụ động 9
Hình 10. Mạch CTLE chủ động 10
Hình 11. Mô hình tín hiệu nhỏ mạch CTLE chủ động 10
Hình 12. Sơ đồ mạch đoạn dây dẫn truyền tín hiệu 13
Hình 13. Đáp ứng của kênh truyền 13
Hình 14. Sơ đồ thực hiện mạch CTLE 16
Hình 15. Testbench thực hiện phân tích DC 18
Hình 16. Kết quả đo DC 18
Hình 17. Testbench thực hiện phân tích AC 19
Hình 18. Các hàm được sử dụng đo AC 19
Hình 19. Đáp ứng kênh truyền với RS thay đổi từ 800 Ω đến 1.3kΩ 19
Hình 20. Đáp ứng kênh truyền với CS thay đổi từ 250 fF đến 320 fF 20
Hình 21. Sơ đồ mạch hoàn chỉnh 20
Hình 22. Đáp ứng của CTLE + kênh truyền 21
Hình 23. Testbench thực hiện phân tich Transient 22
Hình 24. Các hàm được sử dụng trong testbench Transient 22
Hình 25. Giản đồ mắt của tín hiệu qua kênh truyền 22
Hình 26. Giản đồ mắt của tín hiệu sau khi qua CTLE 23
Hình 27. Công suất của mạch 23
Hình 28. Mạch CTLE với RS và CS có thể điều khiển 24

MỤC LỤC BẢNG

Bảng 1. Yêu cầu đặt ra 12
Bảng 2. Các thông số được chọn.....14
Bảng 3. Bảng giá trị các linh kiện 17
Bảng 4. Kết quả thu được từ hai giản đồ mắt.....23

I. Giới thiệu tổng quan

1.1. Công nghệ Serializer / Deserializer (serdes hoặc SerDes)

Mạch serializer / deserializer (serdes hoặc SerDes) chuyển đổi dữ liệu song song — nói cách khác là nhiều luồng dữ liệu — thành một luồng dữ liệu nối tiếp (một bit) được truyền qua kết nối tốc độ cao, chẳng hạn như LVDS*, sang bộ thu chuyển đổi luồng nối tiếp trở lại dữ liệu song song ban đầu. Một hệ thống đồng hồ đặt song song vào một nối tiếp bằng cách lấy các bit từ nhiều luồng và xen kẽ chúng trên các phần lên và xuống của tín hiệu.

Cả bộ nối tiếp và bộ giải tuần tự đều là các khối chức năng trên chip truyền và nhận. Hai khối chức năng là Parallel In Serial Out (PISO) và Serial In Parallel Out (SIPO).



Hình 1. Mô hình SERDES I/O tốc độ cao cơ bản

**LVDS (tín hiệu vi sai điện áp thấp) có hai dây cho một bit dữ liệu.*

Các loại SerDes: PCI Express, SATA, XAUI



Hình 2. Các tiêu chuẩn truyền dữ liệu tốc độ cao

SerDes đã nổi lên như một giải pháp chính trong các chip có nhu cầu di chuyển dữ liệu nhanh và I/O hạn chế, nhưng công nghệ này đang trở nên khó khăn hơn đáng kể khi tốc độ tiếp tục tăng để bù đắp cho sự gia tăng dữ liệu khổng lồ.

Bộ tuần tự / bộ giải tuần tự bao gồm các khối chức năng trong chip được sử dụng để chuyển đổi dữ liệu song song thành dữ liệu nối tiếp, cho phép các nhà thiết kế tăng tốc độ giao tiếp dữ liệu mà không cần phải tăng số lượng chân. Nhưng khi khối lượng dữ liệu tăng lên và khi nhiều thiết bị được kết nối với Internet và cuối cùng là đám mây,

nhu cầu di chuyển nhiều dữ liệu nhanh hơn đang tăng lên. Điều này đã khiến thiết kế SerDes ngày càng phức tạp.

Phần lớn nhu cầu về SerDes tốc độ cao đến từ các trung tâm dữ liệu lớn, nơi thông lượng hiện đại hiện tại là 100 Gbps. Các tiêu chuẩn từ IEEE và Diễn đàn Internet đang xác định tốc độ dữ liệu ngày càng cao hơn trên một lane duy nhất, cho phép dữ liệu được tổng hợp vào các hệ thống lớn hơn nhiều. Sau đó, để đưa công nghệ SerDes lên cấp độ hiệu suất tiếp theo, một trong những tiến bộ lớn là việc áp dụng tín hiệu PAM4 trên 28Gbps.



Hình 3. Kiến trúc I/O tốc độ cao điển hình, Nguồn: Siemens

1.2. Các khối mạch bằng tín hiệu chính trong hệ thống SERDES



Hình 4. Sơ đồ tổng quát của một hệ thống SERDES

1.2.1. Bộ cân bằng tín hiệu phát (FIR TX equalization)

Chuyển đổi tối ưu là kỹ thuật phổ biến nhất trong thiết kế các liên kết tốc độ cao. Nó thường được thực hiện thông qua một bộ lọc FIR. Nó tiền biến dạng hoặc định hình dữ liệu qua một vài khoảng thời gian bit nhằm đảo ngược mất mát/biến dạng một kênh. Các thành phần tần số thấp được giảm nhẹ đi để làm phẳng phản hồi của kênh. Nếu không có bộ cân bằng FIR, bộ phát TX sẽ truyền "1" dưới dạng một xung đơn như đường cong màu đỏ trong Hình 4(a). Xung này bị phân tán bởi mất mát/biến dạng của kênh. Nó được hiển thị như đường cong màu đỏ trong Hình 4(b) với ISI tiền kỳ và ISI hậu kỳ. Bằng cách sử dụng FFE, xung được định hình như đường cong màu xanh trong Hình 2(a). Xung này được định hình dựa trên phản hồi của kênh. Các xung tại thời điểm -1 và +1 được tạo ra để hủy bỏ ISI của phản hồi xung kênh. Xung đã được cân bằng được hiển thị như đường cong màu xanh trong Hình 4(b).



Hình 5. Với (màu xanh)/Không có (màu đỏ) Bộ cân bằng FFE (a) Mẫu dữ liệu TX (b) Mẫu dữ liệu đã truyền ở phía RX

TX FFE có thể được thực hiện như một bộ lọc FIR bằng cách sử dụng các phần tử trễ thời gian đơn vị (các flip-flop) và mạch DAC điều khiển dòng điện như được thể hiện trong Hình 5(a). So với việc triển khai bộ lọc FIR ở phía nhận, việc xây dựng các bộ chuyển đổi từ số sang tương tự tốc độ cao thường dễ hơn so với các bộ chuyển đổi từ tương tự sang số ở phía nhận. Tuy nhiên, bộ phát bị giới hạn bởi công suất phát tối đa qua kênh do độ trống điện áp của bộ khuếch đại. Việc làm phẳng đáp ứng kênh được thực hiện thông qua việc giảm thiểu nội dung tín hiệu tần số thấp như được thể hiện trong Hình 3(b).

Ưu điểm:

- DAC tốc độ cao tương đối dễ triển khai so với ADC tốc độ cao của bộ nhận.
- TX FFE có thể hủy bỏ ISI tiền tố.
- Nhờ bản chất số của TX FFE, noise không bị khuếch đại.
- Độ phân giải 5 - 6 bit có thể đạt được.

Nhược điểm:

- Để làm phẳng phản hồi kênh, nội dung tần số thấp bị suy giảm do giới hạn công suất đỉnh.
- Để điều chỉnh các đầu FIR, cần có một đường phản hồi từ phía bộ nhận để phát hiện phản hồi kênh.



Hình 6. TX Điều chỉnh với bộ lọc FIR (a) Bộ điều chỉnh FFE (b) Phản hồi kênh

1.2.2. Phản hồi quyết định DFE RX (Decision Feedback Equalization)

Phản hồi quyết định DFE RX (Decision Feedback Equalization) là một bộ phản hồi quyết định thường được triển khai trong nhận bên của các liên kết tốc độ cao. Bộ cắt sẽ thực hiện quyết định ký hiệu mà không khuếch đại tiếng ồn. Kết quả được đưa trở lại đầu vào của bộ cắt thông qua một bộ lọc FIR để hủy nước sau ISI. Thách thức lớn trong việc triển khai DFE là thời gian đóng lại trên phản hồi tap đầu tiên, điều này phải được thực hiện trong một khoảng thời gian bit hoặc một khoảng đơn vị (UI).

Ưu điểm:

- Tăng cường nội dung tần số cao mà không gây ra tiếng ồn và khuếch đại tạp âm
- Hệ số tap có thể được điều chỉnh một cách thích ứng

Nhược điểm:

- Do bản chất của phản hồi, ISI trước không thể bị hủy bỏ, nhưng FFE có thể được sử dụng để bổ sung cho cân bằng DFE.
- Nếu tiếng ồn lớn, xác suất xảy ra lỗi là cao.
- Đường dẫn phản hồi quan trọng là dưới một UI.
- Phát hiện pha CDR có thể trở nên phức tạp do thời gian trừ ISI.



Hình 7. Bộ cân bằng DFE của bộ thu

1.3. Bộ cân bằng tuyến tính (Continuous – Time Linear Equalization)

1.3.1. Cơ sở lý thuyết

Ảnh hưởng của kênh truyền lên tín hiệu có thể được chia thành hai loại. Một mặt, tín hiệu bị nhiễu làm giảm tỷ số tín hiệu trên nhiễu (Signal-to-Noise Ratio, SNR) và gây ra hiện tượng jitter về mặt thời gian (timing jitter); hai ảnh hưởng này được bù lại bởi mạch phục hồi dữ liệu và xung clock (Clock and Data Recovery Circuit, CDR). Mặt khác, do băng thông giới hạn của kênh, các chuyển tiếp (transition) trong luồng dữ liệu mất đi sự sắc nét do các thành phần tần số cao bị suy hao. Điều này cũng làm tăng nhiễu liên ký tự (Intersymbol Interference, ISI), dẫn đến giảm độ mở của biểu đồ mắt (eye diagram) và làm tăng tỷ lệ lỗi bit (Bit Error Rate, BER): các chuyển tiếp dữ liệu trở nên mềm và

chậm hơn, khiến giá trị của mỗi bit thông tin bị ảnh hưởng bởi các bit liền kề của nó. Như đã trình bày trong chương trước, cân bằng (equalization) là kỹ thuật được sử dụng phổ biến để giảm ISI.

Mối quan hệ giữa biến đổi Laplace của tín hiệu nhận được R(s) và tín hiệu phát đi T(s) có thể được mô tả bằng phương trình sau đây:

$$R(s) = H_{ch}(s) \cdot T(s)$$

Trong đó, nhiễu liên ký tự (ISI) được chứa trong $H_{ch}(s)$, hàm này mô tả cách mà tín hiệu bị ảnh hưởng bởi kênh truyền. Một bộ cân bằng lý tưởng là nghịch đảo của hàm truyền, nhằm phục hồi tín hiệu về trạng thái như lúc được phát đi (trừ nhiễu ngẫu nhiên):

$$H_{Ch}^{-1}(s).H_{ch}(s).T(s) = H_{ch}^{-1}(s).R(s) = T(s)$$

Giả sử rằng kênh truyền có thể được mô hình hóa như một hệ thống tuyến tính bất biến theo thời gian (LTI) với đáp ứng tần số có một cực trội (dominant pole) là p_{ch}. Khi đó đáp ứng tần số xấp xỉ của nó là:

$$H_{ch}(s) = A_{ch}(s).\frac{1}{1 + \frac{s}{p_{ch}}}$$

Trong đó tất cả các thành phần phụ thuộc tần số còn lại được gộp trong $A_{ch}(s)$

Để khắc phục các hạn chế nghiêm trọng về tần số gây ra bởi kênh truyền, bộ cân bằng phải khuếch đại (boost) các thành phần tần số của tín hiệu đầu vào ngay trên mức băng thông (BW) của kênh; bằng cách này, bộ cân bằng tạo ra sự mở rộng hiệu quả băng thông của bộ thu, vượt ra ngoài giới hạn vốn có của kênh. Vì thế, hàm truyền của bộ cân bằng không chỉ phải có ít nhất một điểm zero đặt gần cực của kênh để triệt tiêu ảnh hưởng của nó, mà còn cần ít nhất một cực để hàm truyền này khả thi trong thực tế.

Hàm truyền của bộ cân bằng $H_{Eq}(s)$ được cho bởi công thức:

$$H_{Eq}(s) = A_{Eq}(s).\frac{1+\frac{s}{z_{Eq}}}{1+\frac{s}{p_{Eq}}}$$

trong đó z_{Eq}và p_{Eq} lần lượt là điểm zero và cực trội của bộ cân bằng đường truyền. Do đó, đáp ứng tổng hợp của kênh và bộ cân bằng có thể được viết là:

$$H_T(s) = A_{ch}(s).\frac{1}{1+\frac{s}{p_{ch}}}.A_{Eq}(s).\frac{1+\frac{s}{z_{Eq}}}{1+\frac{s}{p_{Eq}}}$$

Cân bằng tối ưu xảy ra khi điểm zero của bộ cân bằng triệt tiêu cực của kênh (tức là $z_{Eq} = p_{ch}$). Khi đó, hàm truyền tổng hợp trở thành:

$$H_T(s) = A_{ch}(s).A_{Eq}(s).\frac{1}{1+\frac{s}{p_{Eq}}}$$

Cực chính của bộ cân bằng đường truyền (p_{Eq})sẽ quyết định băng thông (BW) tổng hợp của toàn bộ hệ thống kênh – bộ cân bằng theo cách tiếp cận sử dụng cực trội (dominant pole approach).



Hình 8. Đáp ứng của kênh truyền không có CTLE, CTLE và CTLE + Channel

1.3.2. Các loại mạch CTLE

Mục tiêu của các bộ cân bằng ở đầu thu (receiver equalizers) là cải thiện tỉ lệ lỗi bit (BER) bằng cách khuếch đại các thành phần tín hiệu ở tần số cao và làm suy giảm các thành phần ở tần số thấp, đồng thời loại bỏ các thành phần hậu nhiễu (post-cursors) để triệt tiêu nhiễu liên ký tự (ISI). Quá trình này có thể được thực hiện trong miền tương tự (analog domain) hoặc miền số (digital domain). Trước đây, việc triển khai các bộ cân bằng trong miền số thường sử dụng các bộ chuyển đổi tương tự-số (ADCs) tiêu thụ rất nhiều năng lượng, tuy nhiên các kiến trúc tiết kiệm năng lượng gần đây được đề xuất đã cho thấy tiềm năng lớn. Mặc dù có nhiều tiến bộ trong cân bằng tín hiệu số, cân bằng tín hiệu tương tự vẫn được lựa chọn phổ biến, vì không cần sử dụng các ADC tốc độ cao.

Trong miền tương tự, cân bằng tín hiệu có thể được thực hiện bằng cách sử dụng bộ cân bằng liên tục theo thời gian (continuous-time equalizer) kết hợp với bộ cân bằng hồi tiếp quyết định (decision feedback equalizer - DFE). Bộ cân bằng liên tục theo thời gian có thể được thiết kế theo dạng thụ động như minh họa trong hình hoặc thiết kế dạng chủ động sử dụng các transistor MOSFET như minh họa trong hình 8



Hình 9. Mạch CTLE thụ động

Hàm truyền của bộ cân bằng: $H(s) = \frac{R_2}{R_1+R_2} \cdot \frac{1+R_1C_1(s)}{\frac{R_1R_2}{R_1+R_2}(C_1+C_2)(s)}$

Cấu trúc cân bằng thụ động có một số nhược điểm chính như sau:

- Nó có thể gây ra sự không tương thích về trở kháng, dẫn đến việc phải sử dụng các cuộn cảm (inductor) với kích thước lớn, khó có thể tích hợp trực tiếp trên chip.
- Không có sự cải thiện nào về tỉ số tín hiệu trên nhiễu (SNR). Mạch thụ động không thể cung cấp độ lợi lớn hơn 0 dB.

Bộ cân bằng chủ động liên tục theo thời gian (active continuous-time equalizer - CTLE), được trình bày dưới đây, cung cấp khả năng điều chỉnh tốt hơn đối với hàm truyền, có thể đạt được mức khuếch đại lớn hơn 0 dB và cải thiện đáng kể độ mở mắt (eye-opening). Thông thường, bộ CTLE được sử dụng kết hợp với bộ cân bằng hồi tiếp quyết định (Decision Feedback Equalizer - DFE), vì các bit dữ liệu vẫn còn có thể tồn tại các thành phần hậu nhiễu (post-cursors) dư thừa, mà DFE có thể loại bỏ gần như hoàn toàn.



Hình 10. Mạch CTLE chủ động



Hình 11. Mô hình tín hiệu nhỏ mạch CTLE chủ động

Hàm truyền của bộ cân bằng : $H(s) = \frac{g_m}{C_p} \cdot \frac{s+\frac{1}{R_S C_S}}{\left(s+\frac{1+\frac{g_m R_S}{2}}{R_S C_S}\right)\left(s+\frac{1}{R_D C_P}\right)}$

Bộ cân bằng tuyến tính liên tục theo thời gian (Continuous-Time Linear Equalizer - CTLE), như được minh họa trong hình 9, về cơ bản là một mạch khuếch đại vi sai với phần tử thoái hóa nguồn dạng RC (RC source degeneration). Việc sử dụng điện trở thoái hóa R_S và tụ điện thoái hóa C_S tạo thành một hệ thống có hai cực (two-pole) và một zero (one-zero), cho phép tạo ra một độ lợi khuếch đại dạng peaking nhằm bù lại đặc tính suy hao của kênh truyền tại tần số Nyquist. Tùy thuộc vào mức độ lợi peaking này, CTLE có thể cung cấp cả khuếch đại và cân bằng tín hiệu với mức tiêu thụ công suất thấp và diện tích nhỏ trên chip.

Mặc dù cấu trúc CTLE vi sai miễn nhiễm với nhiễu chế độ chung (common-mode noise) có thể xâm nhập vào đầu vào của nó, bản thân nó lại đưa thêm nhiễu vào hệ thống do quá trình khuếch đại các thành phần tần số cao. Vấn đề khuếch đại nhiễu này có thể được giải quyết bằng cách sử dụng thêm một bộ cân bằng hồi tiếp quyết định (DFE) sau bộ CTLE.

II. Nhiệm vụ đề tài

Thực hiện thiết kế mạch cân bằng tuyến tính chủ động (Active RX CTLE) đạt được các thông số dưới *bảng 1*

	Specification
Process	65nm
VDD	1.0V
VSS	0V
Input common mode voltage	0.8V
Output common mode voltage	$\geq 0.5V$

Ideal Peaking @ Nquyist frequency	10dB
Data rate	12 Gb/s
Data format	NRZ
Channel loss @ Nqyuist frequency	15dB

Bảng 1. Yêu cầu đặt ra

2.1. Phân tích thiết kế

2.1.1. Thiết kế kênh truyền với độ suy hao mong muốn

Đáp ứng tần số của một kênh truyền tín hiệu điển hình là một hàm phức tạp, phụ thuộc vào chiều dài của kênh, tần số của tín hiệu được truyền đi và các đặc tính vật liệu khác của kênh. Hàm này phụ thuộc rất nhiều vào từng loại kênh cụ thể; tuy nhiên, trong phân tích lý thuyết, ta chỉ cần mô tả kênh như một bộ lọc thông thấp (LPF - Low Pass Filter) bậc. Khi đó, giả sử hàm truyền chuẩn hóa của kênh $H_{ch}(s)$ được cho bởi:

$$H_{ch}(s) = \frac{1}{1 + \frac{s}{p_{ch}}}$$

Thực hiện thiết kế một kênh dẫn có độ suy hao tại tần số 6 GHz là 15 dB. Kênh truyền được sử dụng mô phỏng là một đường mạch in có chiều dài 12 - inch, được ghép từ 12 đoạn nối tiếp nhau. Giá trị mỗi đoạn dây được chọn ở hình dưới.



Hình 12. Sơ đồ mạch đoạn dây dẫn truyền tín hiệu



Hình 13. Đáp ứng của kênh truyền

Kênh truyền được thực hiện chính xác với độ suy hao mong muốn là 15dB tại tần số 6Ghz.

2.1.2. Thực hiện phân tích và thiết kế CTLE

Các cực (pole) và zero thường được chọn dựa trên đáp ứng của kênh truyền. Xét đáp ứng tần số của một mô hình kênh truyền trên như minh họa. Ở tần số 6 GHz, suy hao xuyên kênh (insertion loss) vào khoảng 15 dB. Chúng ta có thể thiết kế một bộ CTLE để cung cấp độ lợi dạng peaking khoảng 10 dB tại tần số 6 GHz. Các thông số được chọn như trong *bảng 2* sau:

Các thông số	Các hàm biểu thức liên quan	Giá trị
Cực zero (f_z)	$\frac{1}{2\pi R_S C_S}$	500Mhz
Cực pole 1 (f_{p1})	$\frac{1+\frac{g_m R_S}{2}}{2\pi R_S C_S}$	4Ghz
Cực pole 2 (f_{p2})	$\frac{1}{2\pi R_L C_L}$	10Ghz
Peaking gain	$g_m R_L$	10 dB
Dc gain	$\frac{g_m R_L}{1+\frac{g_m R_S}{2}}$	- 6dB
Load capacitance	C_L	50fF
Voltage supply	Vdd	1.0 V

Bảng 2. Các thông số được chọn

Mạch CTLE chỉ có thể cân bằng tốt đối với các kênh truyền tuyến tính, không có các điểm không liên tục. Ở đây, ta sử dụng là đường truyền là 12-inch FR4 nên chắc chắn sẽ có hiện tượng notch.

Theo lý thuyết thông tin, với data rate được truyền là 12Gbps thì $BW_{min} = \frac{Data\ rate}{2}$ mạch cần là 6Ghz với loại điều chế NRZ. Trước hết, ta mong muốn giữ cho độ lợi ở tần số thấp không đổi, DC gain được chọn là -6dB. Mức tăng độ lợi ta có thể đạt được không quá 3 lần ($\approx 10dB$) tại tần số Nqyist. Chọn $\omega_{p1} = \frac{2}{3}\omega_{ngqyist}$ để đạt

được peaking gain cần thiết. Ngoài ra, việc chọn giá trị của tụ C_L phụ thuộc vào điện dung của tầng mạch phía sau, ta chọn là 50fF đủ để ngăn cản ảnh hưởng của tầng sau.

2.1.3. Tính toán các giá trị C_S, R_S, g_m, R_D

$$R_D = \frac{1}{2\pi C_L f_{p2}} = \frac{1}{2\pi * 50fF * 10GHz} \approx 280\ \Omega$$

$$R_S = \left(\frac{g_m R_D}{10^{\frac{DcGain}{20}}} - 1\right).\frac{2}{g_m} = \left(\frac{11.3\ mS}{10^{-\frac{6}{20}}} - 1\right).\frac{2}{11.3\ mS} \approx 940\ \Omega$$

$$g_m = \frac{PeakingGain}{R_L} = \frac{10^{\frac{10}{20}}}{280\ \Omega} \approx 11.3\ mS$$

$$C_S = \frac{1 + \frac{g_m R_S}{2}}{2\pi * R_S * f_{p1}} = \frac{1 + \frac{11.3mS}{2}.940\Omega}{2\pi * 940 * 4GHz} \approx 270\ fF$$

2.1.4. Hiện thực mạch CTLE

Các thông số về Width, Length, dòng phân cực I_{bias} được dùng để đạt được giá trị g_m mong muốn được thể hiện dưới *bảng 3*



Hình 14. Sơ đồ thực hiện mạch CTLE

Các tham số	Giá trị
Vdd	1.0 V
idc	1 mA
R_D	280 Ω
R_S	1000 Ω
C_L	50 fF
C_S	300 fF
$M4: W/L$	$50\mu m/60nm$
$M5: W/L$	$50\mu m/60nm$
$M6: W/L$	$10\mu m/90nm$
$M7: W/L$	$10\mu m/90nm$
$M8: W/L$	$10\mu m/90nm$

Bảng 3. Bảng giá trị các linh kiện

III. Thực hiện mô phỏng và kết quả đạt được

3.1. Mô phỏng DC

Mục tiêu: Để xác định được điện áp ngõ ra (V_{out}), dòng phân cực (I_D) và độ điện dẫn truyền g_m mạch đạt được với các thông số được thiết lập.

Thực hiện: Tín hiệu ngõ vào được sử dụng là nguồn vdc trong thư viện analoglib cho tín hiệu chế độ mode chung là 800 mV, mô phỏng thực hiện quét từ 100 MHz đến 100 GHz và các hàm đo được sử dụng dưới đây:



Hình 15. Testbench thực hiện phân tích DC

1. Đo g_m: OP("/M5" "gm")
2. Đo V_{out}: VDC("/outp")
3. Đo dòng I_D: OP("/M5" "ids")

ctle:CTLE_DC:1	vcm				800m	800m	800m
ctle:CTLE_DC:1	outp	> 500m		pass	714.5m	714.5m	714.5m
ctle:CTLE_DC:1	outn	> 500m		pass	714.5m	714.5m	714.5m
ctle:CTLE_DC:1	ids	range 990u 1.1m		pass	1.02m	1.02m	1.02m
ctle:CTLE_DC:1	gm				13.67m	13.67m	13.67m

Hình 16. Kết quả đo DC

Độ điện dẫn truyền g_m đạt được hơn giá trị tính toán ban đầu, điều này chứng tỏ mạch có khả năng đạt được độ khuếch đại lớn, ngõ ra có biên độ 714.5mV thể hiện rằng tín hiệu ngõ ra đủ lớn để không bị sai lệch nhiều về tín hiệu

3.2. Mô phỏng AC

Mục tiêu: Xác định gain peaking, cực zero và các cực pole

Thực hiện: thực hiện tương tự như ở mô phỏng DC, ta chọn acm = 1V, tín hiệu ngõ ra qua 2 đầu là vinp và vinn. Ta thực hiện lần lượt quét các giá trị R_S, C_L và C_S để tìm ra độ lợi tối ưu nhất cho mạch. Các hàm được dùng để quan sát gain peaking, cực zero và các cực pole.



Hình 17. Testbench thực hiện phân tích AC

ctle:CTLE_AC:1	Gain	expr	dB20((VF("/outp") - VF("/outn")))	point	✓
ctle:CTLE_AC:1	Gain_at_Nqy	expr	value(Gain (VAR("Data_rate") / 2))	point	✓
ctle:CTLE_AC:1	Peaking_ac	expr	(Gain_at_Nqy - value(Gain 0))	point	✓

Hình 18. Các hàm được sử dụng đo AC



Hình 19. Đáp ứng kênh truyền với R_S thay đổi từ 800 Ω đến 1.3kΩ

Khi tăng điện trở R_S, DC gain của mạch giảm mạnh, ω_z dịch chuyển dần về phía tần số thấp hơn, cho phép mạch đạt được peaking gain càng lớn



Hình 20. Đáp ứng kênh truyền với C_S thay đổi từ 250 fF đến 320 fF

Khi tăng điện dung C_S, ω_Z dịch chuyển dần về phía tần số thấp cho phép mạch đạt được peaking gain lớn

Nhận xét: Ở các mạch CTLE, để tối ưu giá trị peaking gain , ta thường thiết kế các giá trị R_S, C_S có thể điều chỉnh được tuỳ theo sự thay đổi của kênh truyền vì trong thực tế, một kênh truyền rất phức tạp và luôn thay đổi liên tục



Hình 21. Sơ đồ mạch hoàn chỉnh

Tại tần số 6 Ghz, mạch có peaking gain sấp xỉ 10 dB như đã tính toán ở trên

3.3. Đáp ứng của mạch CTLE khi có kênh truyền



Hình 22. Đáp ứng của CTLE + kênh truyền

Đáp ứng của ngõ ra (đường màu xanh) được cải thiện rõ rệt, mức suy hao khi này của kênh chỉ còn 7.69 dB, giảm độ suy hao đi được 8.57 dB so với ban đầu là 16.26 dB. Dc gain của mạch không bị thay đổi nhiều. Mạch đã thực hiện được việc cải thiện độ suy hao của tín hiệu khi đi qua kênh truyền.

3.4. Phân tích transient

Mục tiêu: kiểm tra đáp ứng của mạch CTLE trên miền thời gian, thông qua nguồn phát dữ liệu liên tục. Kiểm tra giản đồ mắt và đánh giá mức độ cải thiện của mạch

Thực hiện: Tiến hành thay nguồn phát tín hiệu xung vuông liên tục là là nguồn vprbs. Trong phần Properties, cài đặt các thông số như dưới đây

1. Zero value: $V_{cm} \pm V_{swing}$
2. One value: $V_{cm} \mp V_{swing}$
3. Bit period: $\frac{1}{Data\ rate} = \frac{1}{12Gbps} \approx 83.33\ ps$
4. Rise/ Fall time: 20 ps
5. LSFS: PN32



Hình 23. Testbench thực hiện phân tich Transient

ctle:CTLE_TRAN_EYE:1	vin	expr	(VT("/inp") - VT("/inn"))	point	✓	
ctle:CTLE_TRAN_EYE:1	vout	expr	(VT("/outp_load") - VT("/outn_load"))	point	✓	
ctle:CTLE_TRAN_EYE:1	vctle	expr	(VT("/outp") - VT("/outn"))	point	✓	
ctle:CTLE_TRAN_EYE:1	**********	expr		point	✓	
ctle:CTLE_TRAN_EYE:1	eye_vctle	expr	eyeDiagram(vctle 1e-07 1.5e-07 (2 * (1 / VAR("Da...	point	✓	
ctle:CTLE_TRAN_EYE:1	eye_vout	expr	eyeDiagram(vout 1e-07 1.5e-07 (2 * (1 / VAR("Da...	point	✓	
ctle:CTLE_TRAN_EYE:1	eye_vin	expr	eyeDiagram(vin 1e-07 1.5e-07 (2 * (1 / VAR("Data...	point	✓	

Hình 24. Các hàm được sử dụng trong testbench Transient



Hình 25. Giản đồ mắt của tín hiệu qua kênh truyền



Hình 26. Giản đồ mắt của tín hiệu sau khi qua CTLE

Các thông số	Không có CTLE	Có CTLE
Vertical Eye Opening	47.49 ps	68.18 ps
Horizontal Eye Opening	231.42 mV	548.8 mV
SNR	1.773	4.37
Period Jitter P2P	33.02 ps	15.05 ps

Bảng 4. Kết quả thu được từ hai giản đồ mắt

Nhận xét: Từ hình 24 và hình 25, ta thu được độ cao mắt tăng 2.37X, độ rộng mắt tăng 1.43X, jitter giảm 2.19X và chỉ số SNR tăng 2.46X. Chất lượng tín hiệu được cải thiện rõ rệt khi sử dụng thêm mạch CTLE

Power của mạch: 2.686 mA



Hình 27. Công suất của mạch

IV. Tổng kết

Trong đề tài, em đã thực hiện thành công mô phỏng chức năng của mạch CTLE với công nghệ 65nm. Đề tài này tập trung vào việc cải thiện chất lượng của tín hiệu khi đi qua một kênh truyền có độ suy hao xác định. Với tốc độ truyền dữ liệu là 12Gbps trên một kênh truyền có suy hao là 15dB, độ cao của mắt được cải thiện lên 2.37X, độ rộng mắt tăng lên 1.43X, giảm được 1.43X jitter và tăng được chỉ số SNR của mạch lên 2.46X. Mạch có công suất tiêu thụ là 2.686 mW, với mức công suất này thì còn tương đối lớn , đặc biệt khi mạch này nằm trong thành máy thu tín hiệu, đòi hỏi sự tiết kiệm năng lượng để mạch có thể hoạt động trong thời gian dài. Tuy đạt được mức boosting tín hiệu là 10 dB nhưng với sự đòi hỏi cao hơn nữa về tốc độ dữ liệu gửi đi và tiết kiệm năng lượng thì cấu trúc mạch này còn khá đơn giản.

V. Hướng phát triển đề tài

Hiện tại, đối với đề tài này, còn nhiều hạn chế về việc cải thiện peaking gain và dc gain. Trong các hệ thống truyền dẫn tốc độ cao hiện tại, các kênh truyền dẫn tín hiệu ngày càng trở nên phức tạp và khó nắm bắt được các đặc tính của chúng. Điều đó dẫn đến sự đòi hỏi về tính linh hoạt của bộ cân bằng tín hiệu. Việc thiết kế một kênh truyền có tính thích nghi tốt giúp ta hạn chế được sự khó khăn trong việc vận hành hệ thống.



Hình 28. Mạch CTLE với R_S và C_S có thể điều khiển

Mấu chốt chính để có thể điều khiển được các thông số của mạch là có giá trị C_s và R_S có thể thay đổi được. Như trong hình minh hoạ trên, điện trở R_S là tập hợp của

một mảng điện trở nhỏ mắc hỗn hợp với nhau, tương tự cho giá trị điện dung C_S cũng được thiết lập như vậy.

Mặt khác, nếu thực hiện đưa mức tốc độ dữ liệu lên mức cao hơn nữa chẳng hạn như 56 Gbps, 112 Gbp, … Việc giữ được tín trọn vẹn của tín hiệu là một điều vô cùng khó khăn, đòi hỏi mạch phải có mức boosting lớn. Ta có thể thiết lập mạch CTLE thành nhiều tầng với nhau, cho phép mức tăng lớn hơn về peaking gain hoặc có thể thực hiện điều chế tín hiệu dưới dạng PAM4, cho phép nâng cao băng thông của kênh truyền.

VI. TÀI LIỆU THAM KHẢO

[1] B. Razavi, “The Design of an Equalizer—Part One [The Analog Mind],” IEEE solid-state circuits mag azine, vol. 13, no. 4, pp. 7–160, Jan. 2021

[2] Sam Palermo, “ECEN 720: High-Speed Links Circuits and Systems”, Texas A&M University, 2021.

[3] C. Gimeno Gasca et al., “CMOS Continuous-Time Adaptive Equalizers for High-Speed Serial Links, Analog Circuits and Signal Processing”, chapter 2, chapter 3

[4] ASHWARYA RAJWARDAN, “RECEIVER EQUALIZATION FOR A 10 GIGABIT PER SECOND HIGH-SPEED SERIAL LINK IN 65 NM CMOS TECHNOLOGY”, 2019